PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of:

Shigeru NISHIO et al. Group Art Unit: unknown

Application No.: unknown Examiner: unknown

Filed: July 25, 2003 Attorney Dkt. No.: 100353-00170

For: CIRCUIT AND METHOD FOR CONTOUR ENHANCEMENT

CLAIM FOR PRIORITY

Commissioner for Patents

P.O. Box 1450

Alexandria, VA 22313-1450Date: July 25, 2003

Sir:

The benefit of the filing date(s) of the following prior foreign application(s) in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

Foreign application No. 2002-216848, filed July 25, 2002, in Japan Foreign application No. 2002-316078, filed October 30, 2002 in Japan.

In support of this claim, certified copy of said original foreign applications are filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of these documents.

Please charge any fee deficiency or credit any overpayment with respect to this paper to Deposit Account No. 01-2300.

Respectfully submitted

Charles M. Marmelstein Registration No. 25,895

Customer No. 004372
ARENT FOX KINTNER PLOTKIN & KAHN, PLLC
1050 Connecticut Avenue, N.W.,
Suite 400
Washington, D.C. 20036-5339

Tel: (202) 857-6000 Fax: (202) 638-4810

CMM/jns 189779_1.DOC

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月25日

出願番号

Application Number:

特願2002-216848

[ST.10/C]:

[JP2002-216848]

出 願 人 Applicant(s):

富士通株式会社

2003年 4月 8日

特許庁長官 Commissioner, Japan Patent Office 人和信一

【書類名】 特許願

【整理番号】 0241095

【提出日】 平成14年 7月25日

【あて先】 特許庁長官殿

【国際特許分類】 H04N 5/335

【請求項の数】 7

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 國分 政利

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富土通

株式会社内

【氏名】 水口 寿孝

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 船越 純

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 小林 博

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通 ...

株式会社内

【氏名】 山本 克義

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

西尾 茂

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

大工 博

【特許出願人】

【識別番号】

000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100108187

【弁理士】

【氏名又は名称】 横山 淳一

【電話番号】

044-754-3035

【手数料の表示】

【予納台帳番号】 011280

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0017694

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 СМОSイメージセンサ

【特許請求の範囲】

【請求項1】

フォトダイオードと、リセットトランジスタと、増幅トランジスタと、水平方向選択トランジスタを備えたCMOSイメージセンサであって、

リセットノイズの読出し信号を監視し、所定の判定電圧に応じて信号をリセット電位に固定する検出回路を備えたことを特徴とするCMOSイメージセンサ。

【請求項2】

画素部がアレイ状に配置されてなるСМОSイメージセンサであって、

着目画素と縦方向又は横方向に隣接する両隣の同色画素の画素データの平均値に所定の不感帯を付加することにより所定の欠陥判定範囲に設定し、該欠陥判定範囲内に該着目画素の画素データが含まれるときは、該着目画素を正常の画素と判定する判定回路を備えたことを特徴とするCMOSイメージセンサ。

【請求項3】

画素部がアレイ状に配置されてなるСМОSイメージセンサであって、

カラーフィルターの色成分よりも多い数のレジスタを有し、それぞれのレジスタによりコラムごとに独立に所定のゲインとオフセットを設定するカラー処理回路を備えたことを特徴とするCMOSイメージセンサ。

【請求項4】

画素部がアレイ状に配置されてなるСМОSイメージセンサであって、

画像縮小後の仮想画素を想定し、該仮想画素を目標にして、該仮想画素の周辺の画素の画素データを、カラーフィルターの各色の位置情報ができるだけ同じになるような重み付け計算を行って、間引き処理と同時処理を並行して行う画像データ変換部を備えたことを特徴とするCMOSイメージセンサ。

【請求項5】

画素部がアレイ状に配置されてなるCMOSイメージセンサであって、

センサの走査速度を出力画面上下のゆがみが気にならない速度にするとともに

、該出力画面の最下部に対応するラインの走査終了から最上部に対応するライン

447007 770070

における走査開始までの間に、所定の走査停止期間を設けることにより、読み出しフレームを間引くように制御する読み出し駆動制御部を備えたことを特徴する CMOSイメージセンサ。

【請求項6】

画素部がアレイ状に配置されてなるСМОSイメージセンサであって、

着目画素と縦方向及び横方向に隣接する4つの同色画素の画素データの平均値と該着目画素の画素データとの差分値が所定の不感帯範囲外に含まれる場合、該差分値に基づいて画像データの輪郭強調処理を行うことにより、該輪郭強調処理を行う時にノイズの強調を抑制する輪郭強調処理部を備えたことを特徴とするCMOSイメージセンサ。

【請求項7】

画素部がアレイ状に配置されてなるСМОSイメージセンサであって、

フリッカレスになる積分時間として複数の値を設定し、該複数の値において積分時間が階段状に変化するように制御するとともに、積分時間が該複数の値の1つに固定されている場合には、アンプゲインが増加させるように制御する明るさ制御部を備えたことを特徴とするCMOSイメージセンサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、撮像された画像の画質を向上させたCMOSイメージセンサに関するものである。

[0002]

【従来の技術】

(1) 第1の従来技術について説明する。

[0003]

図15は、従来のCMOSイメージセンサの画素部及びCDS回路の要部を示す図である。図15に示す回路の動作の詳細については、例えば特願2002-30613号の明細書に記載されている。

[0004]

従来のCMOSイメージセンサにおいては、アレイ状に配置される画素部のフォトダイオードにおいて光電変換された信号をアナログ信号として読み出し、読み出したアナログ信号をCDS回路(相関二重サンプリング回路)に入力する。また、CDS回路には、フォトダイオードのカソード側の電位をリセットするためのリセット動作におけるノイズ成分を示すリセットノイズ信号が入力される。

[0005]

(2) 第2の従来技術について説明する。

[0006]

図16は、従来のCMOSイメージセンサの欠陥補正回路の要部を示す図である。

[0007]

従来の欠陥補正回路においては、欠陥箇所格納用のROMを内蔵し、出荷試験時に欠陥と判定されたピクセルの位置情報を当該ROMに書き込んでおく。そして、当該ROMに書き込まれた位置情報に基づいて、欠陥ピクセル部分については、その周囲のピクセルの情報を用いて補間処理を行うことで補正していた。

[0008]

(3) 第3の従来技術について説明する。

[0009]

CMOSイメージセンサの画素データはAD変換でディジタル化された後、RGBそれぞれの感度補正、色補間処理、色調整、ガンマ変換、出力フォーマット変換などが施される。これらの処理をカラープロセッサで行っている。

[0010]

画素部がアレイ状に配置されたセンサ内部では、出力画像における同一縦列ピクセルデータが同じ回路、同じ信号経路を通っている。つまり、縦方向、つまり同一コラム毎に出力回路が設けられており、同一コラムのピクセルデータは同一の出力回路からカラープロセッサに出力される。

[0011]

そのため、出力回路がコラム毎に一定の特性、ゲイン、オフセットのずれを有する場合、それらのずれに起因して、CMOSイメージセンサの出力画像に縦方

3

向に縞模様が見えてしまう。このことはセンサ開発遅延の原因になる。

[0012]

(4) 第4の従来技術について説明する。

[0013]

図18は従来の1/3解像度変換の概要を説明するための図である。図19は 従来の2/3解像度変換の概要を説明するための図である。

[0014]

従来、CMOSイメージセンサの出力画像から縮小画像を作る時の方法としては、イメージセンサ部で間引き処理を行い、後段のデジタル処理部にて同時処理を行う方法や、デジタル処理部で間引き処理及び同時処理を行うが、間引き処理と同時処理は別回路で行い時系列で処理する方法とがあった。

[0015]

例えば、1/3解像度変換の場合は、図18に示すように、6×6画素を1ブロックとして考え、各ブロック内で間引き処理を行って4画素分のデータを生成し、その後隣接するブロックの間引き処理後の4画素分のデータを用いて、間引き処理後の4画素分に対して同時処理を行う。

[0016]

尚、2/3解像度変換の場合の処理は図19に示したとおりであり、1/3解 像度変換の場合と同様である。

[0017]

(5)第5の従来技術について説明する。

[0018]

図20、21は、従来のCMOSイメージセンサにおける画像読み出し方式を 説明するための図である。

[0019]

画素部がアレイ状に配置されたCMOSイメージセンサにおいては、従来、その画素読み出し方法としてローリングシャッターと呼ばれる、1ライン毎順々に 読み出す駆動方式(電子シャッター)をとっている。

[0020]

図20、21は、上記読み出し駆動方式におけるセンサ上の走査ライン位置の時間変化を示している。尚、図21の場合の1フレーム分の時間は図20の場合のそれに比べて2倍になっている。

(6) 第6の従来技術について説明する。

[0021]

従来、画像の輪郭を強調させるために、すべての画像データを対象にして、隣接する画素からの画像データ信号のレベル差を求め、この差を一律に予め決められた割合で増幅させることにより、隣接する画素の画像データ信号のレベル差を広げる処理を行っていた。

(7) 第7の従来技術について説明する。

[0022]

室内の蛍光灯の発光周期等に起因して生じるフリッカノイズの低減方法としては、積分時間を蛍光灯の発光周期に応じて特定の値に変更させることで除去する方法が本願出願人により以前に特許出願されている。 (特願2001-130150号参照。)

図22は、従来のオートゲインコントロール用デコーダにおける積分時間及び アンプゲインの制御方法を説明するための図である。尚、図中、右側に示したグ ラフは左側に示したグラフに対して横軸のスケールを拡大して表示したものであ る。

[0023]

図22に示すように、従来は、光強度の比較的弱い室内での撮影では、積分時間を固定して、アンプゲインのみでオートゲインコントロールをかけることにより、被写体に対する明るさの制御を十分行うことができた。

[0024]

【発明の解決しようとする課題】

(1) 第1の従来技術の問題点を説明する。

[0025]

図15において、アナログ信号とリセットノイズ信号のうちリセットノイズ信号においては、例えば太陽のような強い光が入ると、リセットノイズを読み出す

短い時間内でもリセットノイズ信号が積分されてしまう。その結果、読み出されたアナログ信号において本来の信号振幅がつぶされしまい、明るいはずの太陽が暗く写ってしまうといった問題があった。

[0026]

(2) 第2の従来技術の問題点を説明する。

[0027]

欠陥はある確率(ウェハプロセスの欠陥の発生率等)で発生するが、ROMを使用する場合、ROMの容量に限度があるため、想定以上の欠陥が発生すると、補正を行うことができないという問題があった。更に、経時変化によって出荷試験後に欠陥が増加するような場合には補正を行うことができないという問題があった。

[0028]

(3) 第3の従来技術の問題点を説明する。

[0029]

上述のカラープロセッサの処理のうち、RGB感度補正機能を拡張し、上記のコラム毎に現れるオフセット値を調節できる機能を持たせ、縦縞をキャンセルさせることは可能である。従来、図17に示すように、RGB感度補正は原色フィルターの場合、R、Gr、B、Gbの4つそれぞれ別個にゲインとオフセットを持たせることができ、これを実現するのに4系統の調整用レジスタを持たせていた。

[0030]

しかしながら、この4系統のレジスタはセンサの2コラム分に対応するのみであるため、例えば4コラムパターンで縦縞が発生する危険性がある場合には十分に対応することができず、縦縞模様のキャンセル効果が不充分であるという問題があった。

[0031]

(4) 第4の従来技術の問題点を説明する。

[0032]

しかしながら、デジタルズーム等の機能をカバーするには、縮小画面サイズも 多様化になり、間引き方法も複雑にしなければいけなくなった。また、間引き処 理において画像情報に抜けがないようにするには、5ラインのラインメモリを必要とし、その後に行う同時処理においてもラインメモリを新たに2本必要とする。加えて、同時処理後の信号は、周辺12×12画素の情報が混じりあい、RGBそれぞれが位置情報の重みが変わってきしまう。

[0033]

以上の結果、間引き後に同時処理を行うと解像度が悪くなる、回路規模やラインメモリを多数必要とするといったような問題があった。

[0034]

(5)第5の従来技術の問題点を説明する。

[0035]

ローリングシャッター方式では、図20から明らかなように、画面の最上部と最下部とでは、対応する露光時間(積分時間)にほぼ1フレーム分の時間のずれを生じていることになる。このことが原因となり、特に1フレームの時間が長い場合、撮像対象の物体(図20、21ではアルファベット文字のA)が高速に移動している状況では、図21に示したように、その物体に対する出力画像がゆがんでしまうという問題があった。

[0036]

一方で1フレーム分の時間はCMOSイメージセンサのアプリケーションに応じて制約を受けるものであり、要求される積分時間の下限値なども異なってくるため、単純に1フレーム分の時間を短くすることができない場合がある。

[0037]

このため、一定時間以上の積分時間を確保しながら、ゆがみのない画像を得ることが可能なCMOSイメージセンサが要求されている。

[0038]

(6)第6の従来技術の問題点を説明する。

[0039]

すべての画像データを処理の対象とすると、画像のノイズも強調することになってしまうため、画質を劣化させる原因となるという問題があった。このため、 画質を劣化させずに、所望の強調した画像を生成することが容易な輪郭強調処理 方法が要求されている。

[0040]

(7) 第7の従来技術の問題点を説明する。

[0041]

近年、CMOCイメージセンサの感度が向上しため、光強度の比較的弱い室内等の撮影でも、積分時間を変動させなければ明るさ制御が困難になっている。そのため、明るい室内で撮影を行うと、単純な積分時間制御では、フリッカノイズが発生する問題が発生した。

[0042]

詳しくは、従来方法では、ゲインが0dBになった後は、積分時間がリニアに減少させることで、被写体の明るさを一定に保つように調整する必要がある。しかしながら、積分時間がリニアに変化するとフリッカノイズが発生してしまう。

[0043]

本発明は上述の各問題点を鑑みてなされたものであり、撮像された画像の画質を向上させたCMOSイメージセンサを提供することを目的とする。

[0044]

【発明を解決するための手段】

(1)第1の従来技術の問題点は、フォトダイオードと、少なくともリセットトランジスタ、増幅トランジスタ、水平方向選択トランジスタを備えたCMOSイメージセンサにおいて、リセットノイズの読出し信号を監視し、任意の判定電圧に応じて信号をリセット電位に固定する検出回路を持つように構成することによって解決される。ここで、前記検出回路は、NOR回路することができる。検出回路はコンパレータで構成することができる。また、前記判定電圧を任意に可変可能に構成することができる。

[0045]

(2)第2の従来技術の問題点は、CMOSイメージセンサにおいて以下のような動的に欠陥を補正する方法によって解決される。すなわち、動的に欠陥を補正する場合、欠陥でない画素に影響を与える可能性があるが、演算方法を工夫する事により欠陥のみを選択的に補正する方法を提供する。

[0046]

具体的には、上下左右の同色のピクセルとの演算を行う。また、不感帯を設けることにより正常なピクセルを欠陥補正対象から除外し、真の欠陥のみを補正する。不感帯の設定方法については、オフセットまたは、着目ピクセルのコードに比例した値、あるいはその組み合わせを使用し、それによって真の欠陥を見つけ出し補正する。補正する場合には、周囲との重み付けを変更可能にして、欠陥画素の色調を調整することも可能とする。

[0047]

(3)第3の従来技術の問題点は、デジタルカラー処理回路において、カラーフィルタの色成分よりも多い数のレジスタを有し、それぞれのレジスタによりゲインとオフセットを調整可能に構成することにより解決される。

[0048]

更に、アナログアンプゲインに連動して上記オフセット値を調節可能に構成することができる。また、コラム毎に累積値を算出し、そのオフセット値を打ち消す機能をもつ回路を備えるようにすることも可能である。

[0049]

(4)第4の従来技術の問題点は、CMOSイメージセンサにおいて、画像縮小後の仮想画素を想定して、その仮想画素を目標にして間引き処理と同時処理を行うことにより解決される。その際の計算は、各色の位置情報ができるだけ同じになるような重み付けを行うようにする。

[0050]

(5)第5の従来技術の問題点は、CMOSイメージセンサにおいて、画面上下のゆがみが気にならない速度で走査し、読み出しフレームを間引くことで、積分時間を確保するように構成することにより解決される。

[0051]

更に、CMOSイメージセンサにおいて、ラインバッファを用いることで読み出し期間を引き延ばして、1フレームの間に均等に読み出し動作をするように構成することも可能である。

[0052]

(6)第6の従来技術の問題点は、画像の輪郭強調処理方法において、該輪郭強調処理を行う時に不感帯を設けて強調したくない画像部分を処理対象外とする ことによってノイズの強調を抑制するように構成することにより解決される。

[0053]

(7)第7の従来技術の問題点は、CMOSイメージセンサにおいて、フレームレートによってフリッカレスになる積分時間は数種類存在することを利用して、その積分時間とアンプゲインとを連動させたオートゲインコントロールを行うことにより解決される。これにより、フリッカレスとなる室内照度を3倍以上向上させることができた。

[0054]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態について説明する。しかしながら、 係る実施の形態が本発明の技術的範囲を限定するものではなく、本発明の技術的 範囲は特許請求の範囲とその均等物に及ぶものである。

[0055]

(1) 本発明の第1の実施の形態について説明する。

[0056]

図1は本発明の第1の実施の形態におけるCMOSイメージセンサの画素部及びCDS回路の要部を示す図である。図1においては、リセットノイズ信号を読みだしている期間、その信号レベルを監視し所定の判定電圧を超えて積分された場合に限り、そのリセットノイズ信号のレベルをリセット電位に固定する検出回路2を付加している。

[0057]

図1に示すように、検出回路2はイネーブル信号がHレベルのときには、ノードN1の電位によらず、スイッチ回路SW4にHレベルを供給してオン状態にし、SW5にLレベルを供給してオフ状態に制御する。

[0058]

一方、検出回路2は、イネーブル信号がLレベルのときにはノードN1の電位 に応じて、ノードN1の電位がNOR回路の閾値よりも大きいときにはスイッチ ,, = 0 0 = = 1 0 0 1 0

回路SW4にHレベルを供給してオン状態にし、SW5にLレベルを供給してオフ状態に制御するとともに、ノードN1の電位がNOR回路の閾値よりも小さいときにはスイッチ回路SW4にLレベルを供給してオフ状態にし、SW5にHレベルを供給してオン状態に制御し、それによってノードN1の電位をリセット電位VRに固定する。

[0059]

従って、本発明の第1の実施形態の回路を用いれば、強度の大きい光が入射された場合であっても、その強い光によってリセットノイズの信号が積分されず、リセット信号のレベルをリセット電圧に固定されるので、本来必要である光電変換された信号を取り出すことができ、強烈に明るい光を画像表現することが可能になる。

[0060]

(2) 本発明の第2の実施の形態について説明する。

[0061]

図2は本発明の第2の実施の形態における欠陥補正回路の要部を示す図である。図3はCMOSイメージセンサのピクセル配置を示す図である。図4は欠陥画素補正の計算に使用するピクセルを示す図である。

[0062]

以下に、欠陥補正回路 4 及び判定回路 5 によって行われる欠陥画素補正の計算 について詳細に説明する。

[0063]

イメージセンサの出力信号がRGBベイヤ配列(図3)である場合には、計算に使用するピクセルには、図4のように着目画素p[x,y] と同色の縦横4画素を使用する。

[0064]

まず、着目ピクセルp[x,y]のコードを周辺横方向2ピクセルと比較する。すなわち、以下の式1を満足するか否かを判定する。

[0065]

 $p[x-2,y] \le p[x,y] \le p[x+2,y]$, $h \supset p[x-2,y] \ge p[x,y] \ge p[x+2,y]$

次に、式1を満足する時、正常ピクセルと判断する。すなわち、p[x,y] = p[x,y]とする。一方、式1を満足しない時、p[x,y]を横方向の(平均値±不感帯)と比較する。すなわち、以下の式2、式3を満足するか否かを判定する。(上から式2、3とする。)

 $p[x,y] < Wlimit \times (p[x-2,y] + p[x+2,y])/2 + Woffset$

 $p[x,y] > Blimit \times (p[x-2,y] + p[x+2,y])/2 - Boffset$

ここで、式2、式3を満足する時、正常ピクセルと判断する。すなわち、p[x,y] = p[x,y]とする。一方、式2、式3を満足しない時、p[x,y]を縦方向2ピクセルと比較する。すなわち、以下の式4を満足するか否かを判定する。

[0066]

 $p[x,y-2] \le p[x,y] \le p[2,y+2]$, $h \supset p[x,y-2] \ge p[x,y] \ge p[x,y+2]$

ここで、式4を満足する時、正常ピクセルと判断する。すなわち、p[x,y] = p[x,y]とする。一方、式4を満足しない時、p[x,y]を縦方向の(平均値±不感帯)と比較する。すなわち、以下の式5、式6を満足するか否かを判定する。(上から式5、6とする。)

 $p[x,y] < Wlimit \times (p[x,y-2] + p[x,y+2]) / 2 + Woffset$

 $p[x,y] > Blimit \times (p[x,y-2] + p[x,y+2])/2 - Boffset$

ここで、式5,式6を満足する時、正常ピクセルと判断する。すなわち、p[x,y] = p[x,y] とする。一方、式5を満足しない時、欠陥画素(白点)と判断し、p[x,y]を以下の式7に従って補正する。

[0067]

 $p[x,y] = p[x,y] \times Wweight$

+ $(p[x-2,y] + p[x+2,y] + p[x,y-2] + p[2,y+2])/4 \times (1 - Wweight)$

また、式6を満足しない時、欠陥画素(黒点)と判断し、p[x,y]を以下の式8に従って補正する。

[0068]

 $p[x,y] = p[x,y] \times Bweight$

+(p[x-2,y]+p[x+2,y]+p[x,y-2]+p[2,y+2])/4×(1-Bweight)上述の式7、8において、Wlimit、Blimitは、着目ピクセルのコードの大きさ

に比例した不感帯を与える為の係数である。Woffset、Woffsetは、着目ピクセルに対し一定の大きさになるように不感帯を与える為の係数である。Wlimit、Blimitは、同一の値でもよいし、それぞれ別の値を設定してもよい。Woffset、Woffsetは、同一の値でもよいし、それぞれ別の値を設定してもよい。

[0069]

また、Wweight、Bweightは、着目ピクセルを補正する時に、周囲4ピクセルとの重みを変更する係数であり、補正する際のピクセルのコードを調整することができる。Wweight、Bweightは、同一の値でもよいし、それぞれ別の値を設定してもよい。

[0070]

上述の実施例では、横方向の比較、縦方向の比較の順に計算しているが、順序を逆にしても同じ結果が得られる。また、縦方向、横方向の比較を同時に行う事も可能であり、以下の論理とすることにより同じ結果が得られる。すなわち、

式2、式5を満足しない時、欠陥画素(白点)と判断してp[x,y]を補正し、 式3、式6を満足しない時、欠陥画素(黒点)と判断してp[x,y]を補正する。

[0071]

従って、本発明の第2の実施形態の回路を用いれば、補正の対象となるピクセルに制限がないので、出荷試験の不良率を下げることができるとともに、ROMを内臓する必要がないので、チップ面積を削減することができる。更に、経時変化によって出荷試験後に欠陥が増加するような場合であっても補正が可能となり、真の欠陥ピクセルのみを補正できるため、画像を高画質化できる。

[0072]

(3)本発明の第3の実施の形態について説明する。

[0073]

図5は、本発明の第3の実施の形態におけるカラープロセッサの要部を示す図である。図6は、カラーフィルターの色成分の配列と各色成分に対するゲイン及びオフセット値の関係を説明するための図である。

[0074]

第3の実施の形態におけるカラープロセッサでは、例えば4コラムパターンご

とに縦縞模様が発生する可能性がある場合には、8系統のゲイン及びオフセット 値調整用のレジスタを設け、図6に示すように、4コラムに対してそれぞれ独立 にゲイン及びオフセット値を調整することができるように構成する。これにより 、4コラムに1列のパターンで周期的に出現する縦縞を補正することが可能にな る。

[0075]

図5のカラープロセッサにおいて、係数セレクタ8、9はそれぞれタイミング 発生部7の制御のもとに、少なくともカラーフィルターの色成分よりも多い数で ある複数のレジスタの中から、処理対象のピクセルデータの属するコラムに対応 するレジスタを選択し、オフセット調整部10及びゲイン調整部11に対応する オフセット値及びゲインを供給する。

[0076]

従って、本発明の第3の実施形態の回路を用いれば、縦方向別に個別に画像データを微調整することができ、出力画像から縦縞模様を補正し、鮮明な画像を得ることができる。たとえセンサからの出力画像データに縦縞模様が発生していたとしても、それを補正し、カメラモジュール全体として縦縞模様のない画像出力を得ることができる。

[0077]

(4) 本発明の第4の実施の形態について説明する。

[0078]

図7~11は本発明の第4の実施の形態における解像度変換と同時処理を説明するための図である。図7~10は解像度変換と同時処理を両方とも行う場合の計算方法を示すものである。図11は解像度変換を伴わず、同時処理のみを行う場合の計算方法を示すものである。

[0079]

例えば、1/3解像度変換の場合は、図7に示すように、内部に数字を記した 丸印で示したものが仮想画素に相当し、各々の仮想画素を目標にして図7に示さ れた変換式に従って解像度変換と同時処理を行う。これにより、ラインメモリは 2本しか必要とせず、しかも3×3画素の情報で各色の位置情報も等しい解像力 , = 0 0 = 2 = 0 0

の良い処理が実行できる。

[0080]

尚、2/3、1/2及び1/4解像度変換の場合の処理はそれぞれ、図 $8\sim1$ 0に示したとおりであり、1/3解像度変換の場合と同様である

従って、本発明の第4の実施形態の方法を用いれば、センサの出力画像から縮 小画像を生成する際の間引き処理及び同時処理において、ラインメモリを削減し ながら解像度の向上を実現することが可能になる。

(5) 本発明の第5の実施の形態について説明する。

[0081]

図11は本発明の第5の実施の形態における画素読み出し方法を説明するための図である。

[0082]

第5の実施の形態の画素読み出し方法においては、図11に示すように、単純に1フレーム分の時間を長くする(読み出し動作のためのクロックを遅くする)のではなく、光積分開始時間のずれを詰めるタイミングで各ラインごとに読み出し駆動を行い、その代わりに画面の最下部に対応するラインの走査終了から最上部に対応するラインにおける走査開始までの間に、所定の走査停止期間(読み出しのためのライン走査を停止させる期間)を設けるようにしている。

[0083]

従って、本発明の第5の実施形態の方法を用いれば、一定時間以上の積分時間 を確保しつつ、1フレーム分の時間を短くして実質ゆがみが気にならない画像を 得ることが可能になる。

(6) 本発明の第6の実施の形態について説明する。

[0084]

図13は、本発明の第6の実施の形態における輪郭強調処理のための計算に使用する画像ピクセル位置を説明するための図である。

[0085]

以下に第6の実施の形態の1例である平均方式(弱い強調)について説明する。この平均方式は、着目ピクセルのG[x,y]と周辺ピクセルGの平均値との差分を

強調することにより、輪郭強調処理を行うものである。

[0086]

まず、周辺のGの平均値との差分を計算し、比較する。すなわち、以下の式1 を満足するか否かを判定する。

[0087]

lowlimit < (G [x-1,y] + G [x+1,1] + G [x,y-1] + G [x,y+1]) / 4 - G [x,y] < maxlimit

ここで、式1を満足する時は強調しない。すなわち、R[x,y] = R[x,y]、G[x,y] = G[x,y]、B[x,y] = B[x,y]とする。

[0088]

一方、式1を満足しない時、次式により強調する。

[0089]

R[x,y] = R[x,y]

 $-\operatorname{Rgain} \times ((G[x-1,y]+G[x+1,1]+G[x,y-1]+G[x,y+1])/4-G[x,y])$

G[x,y] = G[x,y]

 $-Ggain \times ((G[x-1,y]+G[x+1,1]+G[x,y-1]+G[x,y+1])/4-G[x,y])$

B[x,y] = B[x,y]

 $-Bgain \times ((G[x-1,y]+G[x+1,1]+G[x,y-1]+G[x,y+1])/4-G[x,y])$

ここで、lowlimit及びmaxlimitは、着目ピクセルのG[x,y]と周辺ピクセルGの 平均値との差分の下限値及び上限値を与えるための係数である。Rgain、Ggain及 びBgainは各画素の色成分ごとの強調の割合を与えるための係数である。

[0090]

以下に第6の実施の形態の1例である最大値抽出方式(強い強調)について説明する。この最大値抽出方式は着目ピクセルのG[x,y]と周辺ピクセルGとの差分が最も大きい値を使用して強調することにより、輪郭強調処理を行うものである

[0091]

まず、周辺のGとの差分を計算し、比較する。すなわち、以下の式1~4を満足するか否かを判定する。(上から式1~4とする。)

lowlimit<G [x-1,y] -G [x,y] <maxlimit lowlimit<G [x+1,1] -G [x,y] <maxlimit lowlimit<G [x,y-1] -G [x,y] <maxlimit lowlimit<G [x,y+1] -G [x,y] <maxlimit

ここで、式 $1\sim4$ をすべて満足する時は強調しない。すなわち、R[x,y]=R[x,y]、G[x,y]=G[x,y]、B[x,y]=B[x,y]とする。

[0092]

一方、式1~4を少なくとも1つ満足しない時、式1~4の計算結果における を使用して次式で強調する。

[0093]

R[x,y] = R[x,y] - Rgain×[Gの差分の最大値(符号付き)]

 $G[x,y] = G[x,y] - Ggain \times [Gの差分の最大値(符号付き)]$

 $B[x,y] = B[x,y] - Bgain \times [Gの差分の最大値(符号付き)]$

また、式 $1\sim 4$ の差分の計算結果において、着目ピクセルG[x,y] が周辺ピクセルG[x,y] ない。

[0094]

従って、本発明の第6の実施形態の方法を用いれば、不感帯を設けることでき うので、画像のノイズの強調を防止することができ、画像の高画質化が可能とな る。

[0095]

(7) 本発明の第7の実施の形態について説明する。

[0096]

図14は、本発明の第7の実施の形態におけるオートゲインコントロール用デ コーダにおける積分時間及びアンプゲインの制御方法を説明するための図である 。尚、図中、右側に示したグラフは左側に示したグラフに対して横軸のスケール を拡大して表示したものである。 図14は一例として30fps用のデコーダに関 するものである。

[0097]

図14に示すように、フリッカレスになる積分時間として50Hz用では3種類、6 0Hz用では4種類の値を設定し、これらの値を利用して積分時間が階段状に変化するように制御されている。一方、図14に示すように、上述の積分時間の階段状変化を補うように、積分時間が一定値に固定されている区間においては、局所的にアンプゲインが0dBよりも大きな値に変化するように制御されている。

[0098]

従って、本発明の第7の実施形態の方法を用いれば、滑らかでフリッカレスな オートゲインコントロールが明るい室内でも行うことができる。

[0099]

【発明の効果】

以上説明したように、本発明によれば、CMOSイメージセンサにおいて撮像 された画像の画質を大きく向上させることができるとう効果を奏するものであり 、係るCMOSイメージセンサの性能向上に寄与するところが極めて大きい。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施の形態におけるCMOSイメージセンサの画素 部及びCDS回路の要部を示す図
- 【図2】 本発明の第2の実施の形態における欠陥補正回路の要部を示す図
- 【図3】 CMOSイメージセンサのピクセル配置を示す図
- 【図4】 欠陥画素補正の計算に使用するピクセルを示す図
- 【図5】 本発明の第3の実施の形態におけるカラープロセッサの要部を示す図
- 【図 6 】 カラーフィルターの色成分の配列と各色成分に対するゲイン及びオフセット値の関係を説明するための図
- 【図7】 本発明の第4の実施の形態における解像度変換と同時処理を説明するための図
- 【図8】 本発明の第4の実施の形態における解像度変換と同時処理を説明するための図

79 4 4 4 4 4 4 4 4 4 4 4 4 4

- 【図9】 本発明の第4の実施の形態における解像度変換と同時処理を説明するための図
- 【図10】 本発明の第4の実施の形態における解像度変換と同時処理を説明するための図
- 【図11】 本発明の第4の実施の形態における解像度変換と同時処理を説明するための図
- 【図12】 本発明の第5の実施の形態における画素読み出し方法を説明するための図
- 【図13】 本発明の第6の実施の形態における輪郭強調処理のための計算に使用する画像ピクセル位置を説明するための図
- 【図14】 本発明の第7の実施の形態におけるオートゲインコントロール用デ コーダにおける積分時間及びアンプゲインの制御方法を説明するための図
- 【図15】 従来のCMOSイメージセンサの画素部及びCDS回路の要部を示す図
- 【図16】 従来のСМОSイメージセンサの欠陥補正回路の要部を示す図
- 【図17】 従来のカラーフィルターの色成分の配列と各色成分に対するゲイン 及びオフセット値の関係を説明するための図
- 【図18】 従来の1/3解像度変換の概要を説明するための図
- 【図19】 従来の2/3解像度変換の概要を説明するための図
- 【図20】 従来のCMOSイメージセンサにおける画像読み出し方式
- 【図21】 従来のCMOSイメージセンサにおける画像読み出し方式
- 【図22】 従来のオートゲインコントロール用デコーダにおける積分時間及び アンプゲインの制御方法を説明するための図

【符号の説明】


- 1 画素部、
- 2 検出回路、
- 4関二重サンプリング回路、
- 4 欠陥補正回路、
- 5 判定回路、

- 6 RGB変換回路、
- 7 タイミング発生部、
- 8 係数セレクタ、
- 9 係数セレクタ、
- 10 オフセット調整部、
- 11 ゲイン調整部


【書類名】

図面


【図1】



【図2】




【図3】



【図4】

	p[x,y-2]	
p[x·2,y]	p[x,y]	p[x+2,y]
	p[x,y+2]	

【図5】



【図6】

R1 G1 R2 G2 R1 G1

G3 B1 G4 B2 G3 B1

R1 G1 R2 G2 R1 G1

G3 B1 G4 B2 G3 B1

R1のタイミングで Gain1 offset1

G1のタイミングで Gain2 offset2

R2のタイミングで Gain3 offset3

G2のタイミングで Gain4 offset4

G3のタイミングで Gain5 offset5

B1のタイミングで Gain6 offset6

G4のタイミングで Gain7 offset7

B2のタイミングで Gain8 offset8

【図7】

1/3 支换

解像度変換後の信号が擬似ピクセル位置(図中〇)になるように同時処理を行う。 RGB別の変換式は下記のとおりとなる。

	-		-	•	_	•		_	_	
П	1	١.	te.	т	7	จ	_	"	ぜ	ル

BO. 0	G1.0	B2. 0	G3.0	84.0	G5. 0	B6. 0	G7. 0	88.0	G9. 0	B10.0	G11.0	B12.0
GO. 1	(at.)	G2. 1	R3. 1	(5.)	R5. 1	G6. 1	(9.)	G8. 1	R9. 1	G1(4.)	R11. 1	G12. 1
BO. 2	G1. 2	B2. 2	G3. 2	B4. 2	G5. 2	B6. 2	G7. 2	B8. 2	G9. 2	B10. 2	G11.2	B12. 2
GO. 3	R1.3	G2. 3	R3. 3	G4. 3	R5. 3	G6. 3	R7. 3	G8. 3	R9. 3	G10.3	R11.3	G12. 3
BO. 4		B2. 4	G3. 4	(21.)	G5. 4	B6. 4	(3'.)	B8. 4	G9. 4	B1(4. 2	G11.4	B12. 4
GO. 5	R1.5	G2. 5	R3. 5	G4. 5	R5. 5	G6. 5	R7. 5	G8. 5	R9. 5	G10.5	R11.5	G12. 5
BO. 6	61.6	B2. 6	G3. 6	84.6	G5. 6	B6. 6	G7. 6	B8. 6	G9. 6	B10.6	G11.6	B12. 6
GO. 7	(11.37	G2. 7	R3. 7	(2.)	R5. 7	G6. 7	₹3. ¥	G8. 7	R9. 7	G(4. 3	R11.7	G12. 7
BO. 8	61.8	B2. 8	G3. 8	84. 8	G5. 8	B 6. 8	G7. 8	88. 8	G9. 8	B10.8	G11.8	B12. 8
GO. 9	R1. 9	G2. 9	R3. 9	G4. 9	R5. 9	G6. 9	R7. 9	G8. 9	R9. 9	G10.9	R11.9	G12.9
BO. 10	(i.)0	B2. 10	G3. 10	B(2. 30	G5. 10	86. 10	(3.)0	B8. 10	G9. 10	Bi(a. o	G11. 10	B12. 10
GO. 11	R1.11	G2. 11	R3. 11	G4. 11	R5. 11	G6. 11	R7. 11	G8. 11	R9. 11	G10. 11	R11. 11	G12. 11
BO. 12	G1. 12	B2. 12	G3. 12	B4. 12	G5. 12	B6. 12	G7. 12	B8. 12	G9. 12	B10. 12	G11.12	B12. 12

 $\bigoplus_{\substack{G'1.1=(1^*R1.1)/1\\G'1.1=(1^*G1.0+1^*G0.1+1^*G2.1+1^*G1.2)/4\\B'1.1=(1^*B0.0+1^*B2.0+1^*B0.2+1^*B2.2)/4} }$

 $R^2.1=(1*R3.1+1*R5.1)/2$

G'2.1=(1*G3.0+1*G5.0+4*G4.1+1*G3.2+1*G5.2)/8

B'2.1=(1*B4.0+1*B4.2)/2 R'1.2=(1*R1.3+1*R1.5)/2

G'1.2=(1*G0.3+1*G2.3+4*G1.4+1*G0.5+1*G2.5)/8 B'1.2=(1*B0.4+1*B2.4)/2

R'2.2=(1*R3.3+1*R5.3+1*R3.5+1*R5.5)/4

2.3 C'2.2=(1*G4.3+1*G3.4+1*G5.4+1*G4.5)/4

(B'2.2=(1*B4.4)/1

* 注)解像度変換後の2×2 蘭素を1 ブロックとして考えると、計算式はこの繰り返し計算になる。 2/3 変換の単純間引きになる。

2/3 変換

解像度変換後の信号が擬似ピクセル位置(図中〇)になるように同時処理を行う。 RGB 別の変換式は下記のとおりとなる。

計算に使用するピクセル

B0. 0	G1. 0	B2. 0 G3. 0	B4.0	G5. 0 B6. 0	G7. 0	88. 0 G9. 0	B10.0	G11.0 B12.0
GO. 1	(ti)	G2. (2! R3. 1	Q (3.)	R5. (4.)G6. I	R(5.)	G8. (6.)R9. 1	G(70)1	R11. (8)G12. 1
BO. 2	8+3	B2. 2 G3. 2	B4-3	G5. 2 B6. 2	G2-3	88. 2 G9. 2	B/0_2	G11. 2 B12. 2
GO. 3	N-3	G2. 3 R3. 3	95.3	R5. 3 G6. 3	RZ3	G8. 3 R9. 3	GV 3	R11. 3 G12. 3
B0. 4	(1. 3	B2. (2.3G3.4	B(4.)	G5. 44.386. 4	0(5.)	B8. 46. 3G9. 4	8(00)34	G11. (8.3B12.4
GO. 5)	G2. 5 R3. 5	GY	R5. 5 G6. 5	RZ-S	G8. 5 R9. 5	G) 5	R11. 5 G12. 5
B0. 6	Gi-6	B2. 6 G3. 6	BV-6	65. 6 B6. 6	R	B8. 6 G9. 6	B) 6	G11.6 812.6
GO. 7	(pr.≱)	G2. (2. 3R3. 7	((3.)	R5. (4.9G6. 7	R(5. 9	G8. (6. \$R9. 7	G(7.)97	R11. [8.9G12.7
B0. 8	% &	B2. 8 G3. 8	84.9	G5. 8 B6. 8	G2-9	88. 8 G9. 8	8,038	G11. 8 B12. 8
GO. 9	4	G2. 9 R3. 9	62.8	R5. 9 G6. 9	RY 3	G8. 9 R9. 9	9	R11.9 G12.9
BO. 10	(1.) 0	B2. 1(2.) 63. 10	B(a. 1)0	G5. 1(4) B6. 10	G(5.70	Ba. 1(8. 769. 10	B(11.)10	G11. 1(8.) \$12. 10
GO. 11	PCL	G2. 1/2 183. 11	G/2 N	R5. 1/ G6. 11	R7. N	G8. 17 - R9. 11	GYTI	R11. 1/2 G12. 11
BO. 12	61.12	B2. 12 63. 12	B4. 12	G5. 12 B6. 12	G) 12	BB. 12 G9. 12	B16:12	G11. 12 B12. 12

- R'1.1=(1*R1.1)/1
- G'1.1=(1*G1.0+1*G0.1+1*G2.1+1*G1.2)/4 B'1.1=(1*B0.0+1*B2.0+1*B0.2+1*B2.2)/4

 - R'2.1=(1*R1.1+3*R3.1)/4
- 2. K G'2.1=(5*G2.1+1*G3.0+1*G4.1+1*G3.2)/8 B'2.1=(3*B2.0+1*B4.0+3*B2.2+1*B4.2)/8
 - R'3.1=(1*R3.1+1*R5.1)/2
- G'3.1=(1*G3.0+1*G5.0+4*G4.1+1*G3.2+1*G5.2)/8
 - LB'3.1=(1*B4.0+1*B4.2)/2
- R'4.1=(3*R5.1+1*R7.1)/4(L) G'4.1=(1*G5.0+1*G4.1+5*G6.1+1*G5.2)/8
- B'4.1=(1*B4.0+3*B6.0+1*B4.2+3*B6.2)/8
 - R'1.2=(1*R1.1+3*R1.3)/4
- G'1.2=(5*G1.2+1*G0.3+1*G2.3+1*G1.4)/8 B'1.2=(3*B0.2+3*B2.2+1*B0.4+1*B2.4)/8
- R'2.2=(1*R1.1+3*R3.1+3*R1.3+9*R3.3)/16 G'2.2=(3*G3.2+3*G2.3+1*G4.3+1*G3.4)/8
- B'2.2=(9*B2.2+3*B4.2+3*B2.4+1*B4.4)/16
- R'3.2=(1*R3.1+3*R3.3+1*R5.1+3*R5.3)/8 G'3.2=(5*G3.2+5*G5.2+4*G4.3+1*G3.4+1*G5.4)/16 B'3.2=(3*B4.2+1*B4.4)/4
- (R'4.2=(3*R5.1+9*R5.3+1*R7.1+3*R7.3)/16 (4.3) G'4.2=(3*G5.2+1*G4.3+3*G6.3+1*G5.4)/8
- B'4.2=(3*B4.2+9*B6.2+1*B4.4+3*B6.4)/16
- R'1.3=(1*R1.3+1*R1.5)/2 (1.3=(1*G0.3+1*G2.3+4*G1.4+1*G0.5+1*G2.5)/8
- $B_{1.3}=(1*B0.4+1*B2.4)/2$ (R'2.3=(1*R1.3+3*R3.3+1*R1.5+3*R3.5)/8
- G'2.3=(5*G2.3+5*G2.5+4*G3.4+1*G4.3+1*G4.5)/16 B'2.3=(3*B2.4+1*B4.4)/4
- [R'3.3=(1*R3.3+1*R5.3+1*R3.5+1*R5.5)/4 G'3.3=(1*G4.3+1*G3.4+1*G5.4+1*G4.5)/4 LB'3.3=(1*B4.4)/1
- R'4.3=(3*R5.3+3*R5.5+1*R7.3+1*R7.5)/8
- G'4.3=(5*G6.3+5*G6.5+4*G5.4+1*G4.3+1*G4.5)/16 LB'4.3=(1*B4.4+3*B6.4)/4
- R'1.4=(3*R1.5+1*R1.7)/4
- G'1.4=(1*G1.4+1*G0.5+5*G1.6+1*G2.5)/8
 - B'1.4=(1*B0.4+1*B2.4+3*B0.6+3*B2.6)/8
- R'2.4=(3*R1.5+9*R3.5+1*R1.7+3*R3.7)/16 (2) G'2.4=(1*G3.4+3*G2.5+1*G4.5+3*G3.6)/8
- LB'2.4=(3*B2.4+1*B4.4+9*B2.6+3*B4.6)/16 R'3.4=(3*R3.5+3*R5.5+1*R3.7+1*R5.7)/8
- G'3.4=(5*G3.6+5*G5.6+4*G4.5+1*G3.4+1*G5.4)/16 B'3.4=(1*B4.4+3*B4.6)/4
- R'4.4=(9*R5.5+3*R7.5+3*R5.7+1*R7.7)/1G G'4.4=(3*G6.5+3*G5.6+1*G4.5+1*G5.4)/8 B'4.4=(1*B4.4+3*B6.4+3*B4.6+9*B6.6)/16
 - ◆注)解像度変換後の4×4画素を1プロックとして考えると、計算式はこの繰り返し計算になる。

194004 440040

【図9】

1/2 変換

解像度変換後の信号が擬似ピクセル位置(図中〇)になるように同時処理を行う。 RGB 別の変換式は下記のとおりとなる。

計算に使	用する	ピクセル	4									
B0. 0	01.0	B2. 0	G3. 0	B4. 0	G5. 0	B6. 0	67.0	B8. 0	G9. 0	B10.0	G11.0	B12.0
G0. 1	RIV	G2. 1	R3. 1/2	G4. 1	R5. 16	¥36. 1	R7. 1	√G8. I	R9. 1	910.1	811.1	G12. 1
B0. 2	61.2	B2. 2	G3. 2	B4. 2	G5. 2	B6. 2	G7. 2	88.2	G9. 2	810.2	G11. 2	812.2
GO. 3	R1. 3	G2 3		G4. 3		£36.3	R7. 3	G8. 3		G10. 3		G12.3
B0. 4	G1.	₹B2.4	G3. 4	84. 4	G5. 43	186.4	67.4	88.4	G9. 4	810.4	G11. 40	8 12. 4
GO. 5		G2.5		3 64. 5	R5. 5	G6. 5	R7.5	G8. 5		G10.5	R11.5	G12.5
B0. 6	G1.6	B2. 6	G3. 6	B4. 6	65.6	B6.6	G7.6	88.6	G9. 6	810.6	G11. 6	B12.6
GO. 7	R1.7	62.7	R3. 7	G4. 7	R5. 7	G6. 7	R7.7	Q8. 7	R9.7	G10.7	R11.7	G12.7
BO. 8	61.8	82.8	63.8×	84.8	65. B	B6. 8	G7. 8	88.8	G9.8	-810.8	G11.8	B12.8
GO. 9	R1. 9	G2. 9	R3. 9	G4. 9	R5. 9	G6. 9	R7. 9	G8.9	R9.9	Q10.9	R11.9	G12.9
BO. 10	G1. 10	82. 10	63. 102	84.10	G5. 10 ³	86. 10	G7. 10	88. 10	G9. 10	610.10	G11. 10	B 12. 10
G0. 11	R1. 1)	G2. 11	R3. 11	34.11	R5. 1)	G6. 11	R7. 11	G8. 11	R9 11	G10. 11	R11. 11	
BO. 12	01.12	82. 12	G3. 12	84.12	G5. 12	86. 12	G7. 12	88. 12	G9. 12	810. 12	GI1. 12	812.12

 $\underbrace{ \{ \mathbf{R}^{1}.1 = (9^{*}\mathbf{R}).1 + 3^{*}\mathbf{R}3.1 + 3^{*}\mathbf{R}1.3 + 1^{*}\mathbf{R}3.9 \}/16 }_{ \mathbf{G}^{1}.1 = (3^{*}\mathbf{G}2.1 + 3^{*}\mathbf{G}1.2 + 1^{*}\mathbf{G}3.2 + 1^{*}\mathbf{G}2.3)/8 }_{ \mathbf{B}^{1}.1 = (1^{*}\mathbf{B}0.0 + 3^{*}\mathbf{B}0.2 + 3^{*}\mathbf{B}2.0 + 9^{*}\mathbf{B}2.2)/16 }$

◆ 注)全画素この計算式になる。

【図10】

1/4 支接

解像度変換後の信号が擬似ピクセル位置(図中〇)になるように同時処理を行う。 RGB 別の変換式は下記のとおりとなる。

計算に使用するピクセル

BO. 0	G1.0	B2. 0	G3. 0	B4. 0	G5. 0	B6. 0	G7. 0	BB. 0	G9. 0	B10.0	G11.0	812.0
GO. 1	R1.1	G2. 1	R3. 1	G4. 1	R5. 1/2	G6. 1	R7. 1	G8. I	R9. 1	G10.1	R11.1	G12. 1
BO. 2	G1. 2	82.2	G3. 2	84. 2	G5. 2	B6. 2	G7. 2	88.2	G9. 2	810.2	G11. 2	B12. 2
GO. 3	1.3	G2. 3	R3. 3	G4. 3	R5. 3	G6. 3	R7. 3	G8. 3	R9. 3	G10. 3	R11.3	G12. 3
BO. 4	G1.4	B2. 4	G3. 4	B4. 4	G5. 4	86.4	G7. 4	B8. 4	G9. 4	B10.4	G11.4	B12. 4
GO. 5	R1.5	G2. 5	R3. 5	G4. 5	R5. 5	G6. 5	R7. 5	G8. 5	R9. 5	G10. 5	R11.5	G12.5
B0.6	G1.6	B2. 6	G3. 6	B4. 6	G5. 6	86.6	G7.6	88.6	G9. 6	B10.6	G11. 6	B12.6
GO. 7	R1.7	G2. 7	R3. 7	G4. 7	R5. 7	G6. 7	R7. 7	G8. 7	R9. 7	G10. 7	R11.7	G12. 7
B0. 8	G1.8	B 2. 8	G3. B	B4. 8	G5. 8	B6. 8	67.8	88.8	G9. 8	B10.8	G11.8	B12. 8
GO. 9	R1.9		R3. 9	G4. 9	R5. 9	G6. 9	R7. 9	G8. 9	R9. 9	\$10.9	R11.9	G12. 9
BO. 10	G1. 16	82.10	G3. 10	B4. 10	G5. 10 ²	86.10	G7. 10	88. 10			G11. 10	812.10
GO. 11	R1. 11	G2. 11	R3. 11	G4. 11	R5. 11	G6. 11	R7. 11	G8. 11	R9. 11	G10. 11	R11.11	G12. 11
BO. 12	G1. 12	B2. 12	G3. 12	B4. 12	G5. 12	B6. 12	G7. 12	B8. 12	G9. 12	B10. 12	G11. 12	B12. 12

 $\bigoplus_{\substack{G'1.1=(9^*R1.1+3^*R3.1+3^*R1.3+1^*R3.3)/16\\ G'1.1=(3^*G2.1+3^*G1.2+1^*G2.2+1^*G2.3)/8\\ B'1.1=(1^*B0.0+3^*B0.2+3^*B2.0+9^*B2.2)/16}$

* 注)全面素この計算式になります。1/2 変換の単純間引きになる。

【図11】

<u>解像度変換なし</u> 解像度変換を行わないので、各ピクセルに RGB 同時信号処理を行う。補間式は下記のとおりとする。

計算に使用するピクセル

B0.0	G1. 0	B2. 0	G3. 0	B4. 0	G5. 0	B6. 0
GO. 1	F(1.)	G(2.)	R3. 1	G4. 1	R5. 1	G6. 1
BO. 2	(i. *)	B(2.)	G3. 2	B4. 2	G5. 2	B6. 2
GO. 3	R1. 3	G2. 3	R3. 3	64.3	R5. 3	G6. 3
BQ. 4	61.4	B2. 4	G3. 4	B4. 4	G5. 4	B6.4
GO. 5	R1. 5	G2. 5	R3. 5	G4. 5	R5. 5	G6. 5
B0. 6	G1. 6	82.6	G3. 6	B4. 6	G5. 6	86.6

 $\begin{cases} R^{2}1.1=(1^{*}R1.1)/1 \\ G^{2}1.1=(1^{*}G1.0+1^{*}G0.1+1^{*}G2.1+1^{*}G1.2)/4 \\ B^{2}1.1=(1^{*}B0.0+1^{*}B2.0+1^{*}B0.2+1^{*}B2.2)/4 \end{cases} \\ \begin{cases} R^{2}2.1=(1^{*}R1.1+1^{*}R3.1)/2 \\ G^{2}2.1=(1^{*}G1.0+1^{*}G3.0+4^{*}G2.0+1^{*}G1.2+1^{*}G3.2)/8 \\ B^{2}2.1=(1^{*}B2.0+1^{*}B2.2)/2 \end{cases}$


\$\\ \begin{align*} \text{R}^1.1 = \text{C}^1 \text{R}_{1.1} + \text{1*R}_{1.3} / 2 \\ \text{G}^1.2 = (\text{1*R}_{0.1} + \text{1*G}_{0.2} + \text{1*G}_{0.3} + \text{1*G}_{0.3} / 8 \\ \text{B}^1.2 = (\text{1*B}_{0.2} + \text{1*B}_{2.2}) / 2 \end{align*}

R'2.2=(1*R1.1+1*R3.1+1*R1.3+1*R3.3)/42.3 G'2.2=(1*G1.0+1*G3.0+1*G1.2+1*G3.2)/4

B'2.2=(1*B2.2)/1

*注)2×2 画素を1 ブロックとして考えると、計算式はこの繰り返し計算になる。

【図12】




13 2 0 0 2 2 1 0 0 1 0

【図13】


	p[x, y-1]	
p[x-1, y]	p[x, y]	p[x+1, 1]
	p[x, y+1]	

【図14】




(Bb)√}`4'₹√₹ ₹ 5

【図15】



【図16】



R Gr R Gr R Gr

Gb B Gb B Gb B

R Gr R Gr R Gr

Gb B Gb B Gb B

Rのタイミングで Gain1 offset1

Grのタイミングで Gain2 offset2

Gbのタイミングで Gain3 offset3

Bのタイミングで Gain4 offset4

【図18】

6×6 画素を1ブロックとして考える。

$R_{1,1}$	G _{2,1}	$\mathbf{R}_{3,1}$	$G_{4,1}$	$R_{5,1}$	G _{6,1}	$\mathbf{R}_{7,1}$	G8,1	$R_{9,1}$	G10,1	$\mathbf{R}_{11,1}$	G12,1
G1,2	B _{2,2}	G3,2	B _{4,2}	G _{5,2}	B _{6,2}	G _{7,2}	B _{8,2}	G _{9,2}	B _{10,2}	G11,2	B _{12,2}
R1,3	G2,3	R ₃	G	$R_{6,3}$	G _{6,3}	R7,3	G8.3	R ₉	G	R11,3	G12,3
G _{1,4}	B _{2,4}	G:	В	G5,4	B _{6,4}	G7,4	B _{8,4}	G	В	G11,4	B _{12,4}
R _{1,5}	$G_{2,5}$	$R_{3,5}$	G4,5	$R_{5,5}$	G _{6,5}	R7,5	G8,5	R9,5	G10,5	R11,5	G _{12,5}
G _{1,6}	B _{2,6}	G3,6	B4,6	G5,6	B6,6	G7,6	В8,6	G _{9,6}	B10,6	G11,6	B _{12,6}
R _{1,7}	G _{2,7}	R3,7	G4,7	R5,7	G ₆ ,7	R7,7	G8,7	R _{9,7}	G10,7	R11,7	G _{12,7}
G _{1,8}	B _{2,8}	G3,8	B _{4,8}	G5,8	B _{6,8}	G7,8	B8,8	G9,8	B10,8	G11,8	B _{12,8}
R1,9	G _{2,9}	R ₃	G	R _{5,9}	G _{6,9}	R _{7,9}	G8,9	R ₉	G	R11,9	G12.9
G1,10	B _{2,10}	G	В	G _{5,10}	B _{6,10}	G7,10	B8,10	G	В	G11,10	B _{12,10}
$R_{1,11}$	G _{2,11}	R3,11	G _{4,11}	R5,11	G _{6,11}	R7,11	G8,11	R _{9,11}	G10,11	Rııʻıı	G12,11
G _{1,12}	B2 _{,12}	G3,12	B4,12	G5,12	B6 _{.12}	G7 _{,12}	B8,12	G9, 12	B10,12	G11,12	B12,12

6×6 ブロック内で 4 画素分(4 個の計算式)の繰り返し



=(R11+R31+R51+R13+R33+R53+R15+R35+R55)/9

=(G21+G41+G61+G23+G43+G63+G25+G45+G65)/9

=(G12+G32+G52+G14+G34+G54+G16+G36+G56)/9

=(B22+B42+B62+B24+B44+B64+B26+B46+B66)/9

同時処理方法は★ピクセルを例にすると、

 $R=(\triangle 1+\triangle 2+\triangle 3+\triangle 4)/4$

 $G=(\bigcirc A+\bigcirc B+\bigcirc C+\bigcirc D)/4$


B=□

【図19】

6×6 画素を1 ブロックとして考える。

Б	6-	ю	<u></u>	D	C	D	<u></u>	р.	C	р	~ .
KI, I	$G_{2,1}$	n3.1	C/4, 1	R5,1	G6,1	IC 7, 1	G8, 1	rt9,1	G10,1	KII, I	G12,1
G.	B 2,2		R ₄ 2		56.2	G7 .	A. (7, ,	Bio 3		1122
	2.2	U3,2		35,2	26,2		D8,2 3 ■	C.5, 2	10.2		012,2
R ₁ 3	$G_{2,3}$	uv3 3	G _{4 3}	N5 3	1016 3	R _{7 3}	G8 3	1109 3	G10 3	K11 3	12 3
L.	<u> </u>				Ì	·			·		
$G_{1,4}$	$B_{2,4}$	G _{3,4}	B _{4,4}	G5,4	B _{6,4}	$G_{7,4}$	B _{8,4}	G _{9,4}	B _{10,4}	G11,4	B _{12,4}
					_						
R1,5	G2,5	113,5	G4,5	$R_{5,5}$	G6,5	$R_{7,5}$	G8,5	119,5	G10,5	R11,5	G12,5
G1,6	$52_{,6}$	C3,6	B4,6	G5,6	D6′6	G7.6	138,6	C19,6	B10,6	G11,6	D12,6
D. 4	C	D	C	D	C	D -	C	P	Cons	D., a	G _{12,7}
101,7	G2,7	m3,7	U4,7	μι _{5,7}	G6,7	μι, τ	G8,7	109,7	G10,7		G12,7
G _{1.8}	$B_{2,8}$	13.8	B4 8	T5 8) 16 8	G7.8	B _R 8	79.8	Bio 8	GII 8	D12.8
		G.5.0			5 0,0			G.5,5			
$R_{1,9}$	G2 _. 9	րե3 9	G4.9	115 ₉	C16 _. 9	R _{7.9}	G8,9	hra 8	G10.9	111,9	C12,9
	ļ									·	
G1,10	B _{2,10}	G3,10	B4,10	G5,10	B6,10	G7, 10	B8,10	G9, 10	B10,10	G11,10	B12,10
) —) —						_
Rill	G2,11	13,11	G4,11	R5,11	G6,11	K7, 11	G8,11	119,11	U 10, 11	Kii,ii	G12,11
			B.			Carl			B.		
G1, 12	125,12	CT3_12	12 12	C/5, 12	D6,12	17, 12	D8.12	C19, 12	h 10′15	O11,12	D12,12
	-		+ // /•		-31 44*-	455 - 4		 	*		

6×6 ブロック内で 16 画素分(16 個の計算式)の繰り返し



=(49*R11+7*R31+7*R13+1*R33)/64

=(7*R31+1*R33+49*R51+7*R53)/64

=(7*R13+1*R33+49*R15+7*R35)/64

=(1*R33+7*R53+7*R35+49*R55)/64

=(49*G21+7*G41+7*G23+1*G43)/64

=(7*G41+1*G43+49*G61+7*G63)/64

=(7*G23+1*G43+49*G25+7*G45)/64

=(1*G43+7*G63+7*G45+49*G65)/64

=(49*G12+7*G32+7*G14+1*G34)/64

=(7*G32+1*G34+49*G52+7*G54)/64

=(7*G14+1*G34+49*G/64+7*G36)/64


=(1*G34+7*G54+7*G36+49*G56)/64

=(49*B22+7*B42+7*B24+1*B44)/64

=(7*B42+1*B44+49*B62+7*B64)/64


=(7*B24+1*B44+49*B26+7*B46)/64


=(1*B44+7*B64+7*B46+49*B66)/64




【図21】

走査ガン位置







【書類名】 要約書

【要約】

【目的】 本発明は、撮像された画像の画質を向上させたCMOSイメージセン サを提供することを提供することを目的とする。

【構成】 本発明のCMOSイメージセンサは、フォトダイオードと、少なくともリセットトランジスタ、増幅トランジスタ、水平方向選択トランジスタを備えたCMOSイメージセンサにおいて、リセットノイズの読出し信号を監視し、任意の判定電圧に応じて信号をリセット電位に固定する検出回路を持つように構成される。

【選択図】 図1

167 2 0 0 2 2 1 0 0 4 0

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社